PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-283177

(43)Date of publication of application: 27.10.1995

(51)Int.CI.

H01L 21/304 B24B 37/04

(21)Application number: 07-021074

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

14.01.1995

(72)Inventor: OHASHI HIROYUKI

MIYASHITA NAOTO

(30)Priority

Priority number: 06 22486

Priority date: 21.02.1994


Priority country: JP

(54) METHOD AND DEVICE OF MANUFACTURING SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To enable a semiconductor substrate to be enhanced in polishing rate and productivity and lessened in in-plane dispersion of polishing by a method wherein a film on a semiconductor substrate to polish is polished with abrasive cloths different in compressibility until a polishing stop film is exposed.

CONSTITUTION: A first abrasive cloth 191 is attached onto a first polishing plate 171, and a second abrasive cloth 192 is fitted to a second polishing plate 172. wherein the first abrasive cloth 191 is low in hardness and above 6 in compressibility, and the second abrasive cloth 192 is high in hardness and below 6 in compressibility. A semiconductor wafer is polished as supported by a suction pad 33 fixed to a drive shaft. In a first stage, the wafer is polished with abrasive cloth low in hardness for a certain time designated until a polishing film is removed. In a second stage, the wafer is polished with abrasive cloth high in hardness till a stopper film is removed and then subjected to a final check.



LEGAL STATUS

[Date of request for examination]

15.01.2001

[Date of sending the examiner's decision of

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3450485

[Date of registration]

11.07.2003

BEST AVAILABLE COPY

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-283177

(43)公開日 平成7年(1995)10月27日

| (51) Int.Cl. ⁶ | | 識別記号 | ₹ | 庁内整理番号 | FΙ | | | 1 | 支術表示 | 箇所 |
|---------------------------|-------------|-------------------|----------|--------|---------|---------|--------|----|------|----|
| H01L | 21/304 | 3 2 1 | Z | | | | | | | |
| | | | E | | | | | | | |
| B 2 4 B | 27/04 | | M Z | | | | | | | |
| D 2 4 D | 31/04 | | L | | | | | | | |
| | | | | | 審查請求 | 未請求 | 請求項の数9 | FD | (全 9 | 頁) |
| (21)出願番 | | 特顧平7 -2107 | 4 | | (71)出願人 | 0000030 | 78 | | | |

(22)出願日 平成7年(1995) 1月14日

(31) 優先権主張番号 特願平6-22486 (32)優先日 平6 (1994) 2月21日

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 大橋 宏之

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝多摩川工場内

(72)発明者 宮下 直人

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝多摩川工場内

(74)代理人 弁理士 竹村 壽

(54) 【発明の名称】 半導体装置の製造方法及び半導体製造装置


日本(JP)

(57)【要約】

(33)優先権主張国

【目的】 ポリッシングレートの増加による生産効率の 向上及び面内ばらつきの減少を図ると同時に、被ポリッ シング膜とストッパー膜との選択比のパターン依存性の 少ないポリッシング方法及びポリッシング装置を提供す

【構成】 このポリッシング方法は、主面にポリッシン グを止める第1の膜及びこの第1の膜の上にポリッシン グされるべき第2の膜が形成されている半導体基板上の 前記第2の膜を所定の時間、所定の圧縮率又は回復率の 第1の研磨布を用いて第1のポリッシングを行う工程 と、前記第2の膜の残りを前記第1の膜が露出するまで 前記第1の研磨布より圧縮率又は回復率の低い研磨布を 用いて第2のポリッシングを行う工程を備えている。ポ リッシング装置の研磨布191、192に圧縮率の異な る少なくとも2種類以上のものを用いることにより、高 圧縮率の研磨布191を用いてポリッシング時間を短縮 するとともに低圧縮率の研磨布192を用いてパターン 依存性を少なくしかつ面内ばらつきを少なくすることに よってバランスの良いポリッシングを可能にする。



【特許請求の範囲】

【請求項1】 主面にポリッシングを止める第1の膜及びこの第1の膜の上にポリッシングされるべき第2の膜が形成されている半導体基板上の前記第2の膜を前記第1の膜が露出するまで圧縮率の異なる複数の研磨布を用いてポリッシングする工程を備えていることを特徴とする半導体装置の製造方法。

【請求項2】 主面にポリッシングを止める第1の膜及びこの第1の膜の上にポリッシングされるべき第2の膜が形成されている半導体基板上の前記第2の膜を、前記第1の膜が露出するまで回復率の異なる複数の研磨布を用いてポリッシングする工程を備えていることを特徴とする半導体装置の製造方法。

【請求項3】 主面にポリッシングを止める第1の膜及びこの第1の膜の上にポリッシングされるべき第2の膜が形成されている半導体基板上の前記第2の膜を所定の時間、所定の圧縮率の第1の研磨布を用いて第1のポリッシングを行う工程と、

前記第2の膜の残りを前記第1の膜が露出するまで前記第1の研磨布より圧縮率の低い研磨布を用いて第2のポリッシングを行う工程とを備えていることを特徴とする 半導体装置の製造方法。

【請求項4】 主面にポリッシングを止める第1の膜及びこの第1の膜の上にポリッシングされるべき第2の膜が形成されている半導体基板の前記第2の膜を所定の時間、所定の圧縮率の第1の研磨布を用いて第1のポリッシングを行う工程と、

前記第2の膜の残りを前記第1の膜が露出するまで前記第1の研磨布より圧縮率の高い研磨布を用いて第2のポリッシングを行う工程とを備えていることを特徴とする 半導体装置の製造方法。

【請求項5】 主面にポリッシングを止める第1の膜及びこの第1の膜の上にポリッシングされるべき第2の膜が形成されている半導体基板の前記第2の膜を所定の時間、所定の回復率の第1の研磨布を用いて第1のポリッシングを行う工程と、

前記第2の膜の残りを前記第1の膜が露出するまで前記 第1の研磨布より回復率の低い研磨布を用いて第2のポ リッシングを行う工程とを備えていることを特徴とする 半導体装置の製造方法。

【請求項6】 主面にポリッシングを止める第1の膜及びこの第1の膜の上にポリッシングされるべき第2の膜が形成されている半導体基板の前記第2の膜を所定の時間、所定の回復率の第1の研磨布を用いて第1のポリッシングを行う工程と、

前記第2の膜の残りを前記第1の膜が露出するまで前記 第1の研磨布より回復率の高い研磨布を用いて第2のポ リッシングを行う工程とを備えていることを特徴とする 半導体装置の製造方法。

【請求項7】 前記第1の研磨布の圧縮率は、6以上で 50

あり、前記第2の研磨布の圧縮率は、6未満であること を特徴とする請求項3に記載の半導体装置の製造方法。

【請求項8】 前記第1及び第2の膜は、絶縁膜、金属膜、半導体膜のいづれかであることを特徴とする請求項1乃至請求項7のいづれかに記載の半導体装置の製造方法。

【請求項9】 第1の研磨布と、

前記第1の研磨布とは異なる圧縮率又は回復率を有する 第2の研磨布と、

新1の研磨盤駆動軸により回転され、表面に前記第1の 研磨布を取り付けた第1の研磨盤と、

第2の研磨盤駆動軸により回転され、表面に前記第2の 研磨布を取り付けた第2の研磨盤とを備え、主面にポリ ッシングを止める第1の膜及びこの第1の膜の上にポリ ッシングされるべき第2の膜が形成されている半導体基 板の前記第2の膜を所定の時間、前記第1の研磨布を用 いて第1のポリッシングを行い、その後前記第2の膜の 残りを前記第1の膜が露出するまで前記第2の研磨布を 用いて第2のポリッシングを行うことを特徴とする半導 体製造装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 及びこの方法を実施するための半導体製造装置に関し、 とくに層間絶縁膜などの平坦化、トレンチ内へのポリシ リコンやシリコン酸化膜の埋込みに用いられるポリッシ ング方法及びポリッシング装置に関するものである。

[0002]

【従来の技術】ICやLSIなどの半導体装置は、半導 体基板に形成する集積回路を設計する設計工程、集積回 路を形成するために用いられる電子ビームなどを描画す るためのマスク作成工程、単結晶インゴットから所定の 厚みのウェーハを形成するウェーハ製造工程、ウェーハ に集積回路などの半導体素子を形成するウェーハ処理工 程、ウェーハを各半導体基板に分離しパッケージングし て半導体装置を形成する組立工程及び検査工程等を経て 形成される。各工程には、それぞれその工程に必要な製 造装置が用意される。半導体製造装置にはこの他にも前 処理装置や排ガス処理装置など設備、環境に必要な製造 装置も用いられる。従来ウェーハ処理工程においてトレ ンチやコンタクトホールなどの溝(トレンチ)部に金 属、ポリシリコン、シリコン酸化膜(SiO2)などの 任意の材料を埋め込んだ後にその表面を平坦化する方法 としてエッチバックRIE(Reactive Ion Etching)法が 知られている。以下、図7及び図8を参照してこの方法 を説明する。

【0003】まず、シリコン半導体などの半導体基板1 表面に熱酸化法等によるSiO2 膜2及びCVD法など によりストッパー膜となるポリシリコン膜3を形成する (図7(a))。次に、ポリシリコン膜3、SiO2 膜

2

2及び半導体基板1表面をRIEにより選択的に除去し てそこに溝部4を形成する(図7(b))。次に、前記 溝部4の内部及びポリシリコン膜3の表面にSiO₂膜 5をCVD法により堆積させる(図7(c))。このと 凹部に対応したへこみ51ができる。さらに、SiO2 膜5表面の凹凸を小さくするために、エッチバックレジ スト6をSiO2 膜5上に形成する(図8(a))。次 いで、エッチバックレジスト6とSiOz膜5がほぼ同 じエッチングレートとなる条件でRIEを行う(図8 (b))。このエッチバックRIEを用いると溝部4に のみSiO2 膜5が埋め込まれ、ポリシリコン膜3の表 面、つまり、ウエーハ表面が平坦になる。しかし、凹み 51のあった部分には幾分凸部52が残っており十分な 平坦化が難しい。このウエーハ1表面の平坦化は、スト ッパー膜となるポリシリコン膜3のエッチングレートが SiO2 膜5より小さくなるように設定することにより 可能となる。

【0004】SiО2 膜5がエッチングされ、ポリシリ コン膜3表面が露出し始めると、プラズマ放電中に含ま れるスペクトルにポリシリコンのSi に対応する信号の ピークが発生する。この放電スペクトルの変化をモニタ し、前記ポリシリコンの信号ピークを検出することによ り、エッチバックRIEによるSiOz 膜5のエッチン グ終点が検出でき、この検出によって溝部4内への5i O2 膜5の埋め込みが完了する。このRIEにおいて、 ストッパー膜は被エッチング膜のエッチング終点を検出 するために重要な働きをする。尚、ストッパー膜の種類 は使用する工程や装置、条件により最も有効であると考 えられるものは全て使用する事ができる。しかしなが ら、このエッチバックRIE方法は、エッチバックレジ ストの塗布などの工程が多くなること、ウェーハ表面に RIEダメージが入りやすいこと、良好な平坦化が難し いこと、また真空系の装置を用いるため、構造が複雑 で、危険なエッチングガスを使用することなどから様々 な問題点が多い。半導体装置に形成される集積回路が高 集積化、微細化するにつれてパターンの縮小と同時に表 面形状も複雑になる。そのため従来の平坦化技術では十 分対応することができなくなる。

【0005】そのため、近年エッチバックRIEに代わって、CMP(Chemical MechanicalPolishing) 法が盛んに研究されるようになってきた。次に、図9にウェーハ表面を平坦化するために用いられるCMP用のポリッシング装置の概略を示し、その構成を説明する。台11上にベアリング13を介して研磨盤受け15が配置されている。この研磨受け15上には研磨盤17が取り付けられている。この研磨盤17上にはウェーハを研磨する研磨布19が張り付けられている。研磨受け15及び研磨盤17を回転させるためにこれらの中心部分に駆動シャフト21が接続されている。この駆動シャフト21

は、モータ23により回転ベルト25を介して回転される。一方、ウェーハ20は研磨布19と対抗する位置にくるように真空または水張りにより、テンプレート29及び吸着布31が設けられた吸着盤33により吸着されている。この吸着盤33は、駆動シャフト35に接続されている。またこの駆動シャフト35は、モーター37によりギア39及び41を介し回転される。駆動シャフト35は、上下方向の移動に対し駆動台43に固定されている。

【0006】このような構造によって、シリンダ45による上下の移動に伴い、駆動台43が上下移動し、これにより吸着盤33に固定されたウェーハ20が研磨布19に押しつけられたり研磨布19から離れたりする。ウェーハ20と研磨布19の間には目的に応じて研磨剤が流され、これによりウェーハ20のポリッシングが行われる。また、図面には示さないが、ウェーハは、ポリッシングの間に別の駆動系によりX-Y方向(水平方向)に移動可能となっている。

【0007】次に、図10及び図11を参照して図9に 示すポリッシング装置を用いたCMP法によるウェーハ 表面の平坦化処理の一例を説明する。半導体基板1上に CVD法などによりSi3 N4 膜7を形成する(図10 ·(a))。次に、パターニングを行ってSi3 N4 膜7 及び半導体基板1の所定部分をエッチングし、そこに溝 部8を形成する(図10(b))。そして、Si3 N4 膜7上及び溝部8内にSiOz膜5をCVD法により積 層する(図11(a))。続いて、CMP法によりSi O2 膜5をポリッシングし、ストッパー膜となるSi3 N4 膜7の露出を検出した段階でSiO2 膜5のポリッ シングを終了させることにより、溝部8内へのSiO2 膜5の埋込みが完了すると共に半導体基板1表面の平坦 化が行われる(図11(b))。このCMP法は、図7 及び図8に示すエッチバックRIE法と比べ工程が短縮 され、また良好な平坦化が達成される。尚、СMP法自 体は新しい技術ではなく、前述した半導体装置の製造工 程におけるウェーハ製造工程での製造プロセスで用いら れている技術である。

【0008】最近、CMP技術が高集積デバイスの製造プロセスに用いられるようになっている。そこで、次に、図12乃至図14を参照してその応用例を説明する。図12は、トレンチ素子分離プロセスにおけるCMP法の応用である。半導体基板1表面を熱酸化してSiOz膜2を形成した後ポリッシングのストッパー膜となるSi3N4膜7をこのSiOz膜の上にCVD法により形成する。次に、リソグラフィによるパターニングで素子分離形成領域のSi3N4膜7と、SiOz膜2及び半導体基板1の一部を除去して溝部9を形成する。続いて溝部9内の半導体基板1表面を酸化し、さらに溝部9の底にボロンをイオン注入し、チャネルカット領域10を形成する。次に、Si3N4膜7上及び溝部9内に

【0009】このようにポリッシングでのストッパー膜 10 は、ポリッシングしたい膜と比べポッシングレートの小さいものを選び、ポリッシング時間を指定することでこのストッパー膜が露出した段階でポリッシングを終了させることができる。次に、図13及び図14を参照して金属配線を絶縁膜の溝部内へ埋め込む場合に用いるCMP法の応用例を説明する。半導体基板1上にCVD法によるSiO2膜5及びプラズマSiO2膜12を続けて形成する(図13(a))。続いて、プラズマSiO2膜12をパターニングして所定箇所に溝部14を形成する(図13(b))。溝部14内及びプラズマSiO2 20膜12の全面にCu膜16を積層する(図13

(c))。プラズマSiO2 膜12をストッパー膜としてCu膜16をポリッシングする。プラズマSiO2 膜12が露出した段階でCu膜16のポリッシングを終了させることにより溝部14内にのみCu膜14が埋め込まれ、Cu埋め込み配線が形成される(図14

(a))。このポリッシングにより半導体基板1の表面が平坦化され、続く2層目のプラズマ SiO_2 膜18の形成が容易になる(図14(b))。このCMP法による平坦化により2層目、3層目の電極配線(図示せず)の形成が容易となる。

[0010]

【発明が解決しようとする課題】図9のポリッシング装 置の研磨布は、硬度の違い(圧縮率、回復率)によって ポリッシングレート、ウェーハ面内のばらつき(面内ば らつき)に差がある。また、この研磨布は、被ポリッシ ング膜とポリッシングを止めるストッパー膜との選択比 のパターン依存性に差がある。柔らかい(高圧縮率)研 磨布は、ポリッシングレートが速い反面、面内ばらつき が大きく、選択比のパターン依存性が大きくなってしま う。また、硬い(低圧縮率)研磨布は、ポリッシングレ ートが遅く面内ばらつきが小さい反面、選択比のパター ン依存性は少なくなるという利点を有している。そのた め、面内ばらつきが大きくなってもポリッシングレート の速さを取ろうとすると、選択比のパターン依存性が生 じてしまい、パターン依存性を少なくすると、ポリッシ ングレートが低く面内ばらつきが小さくなるためにバラ ンス良くポリッシングすることは困難である。この様 に、層間絶縁膜などをCMP法により平坦化する際にポ リッシングレートを増加させて生産効率を向上させるこ と及びウェーハ面内のばらつきを減少することと、被ポリッシング膜とストッパー膜との選択比のパターン依存性を少なくすることを同時に図ることは困難である。本発明は、この様な事情によりなされたものであり、ポリッシングレートの増加による生産効率の向上及び面内ばらつきの減少を図ると同時に、被ポリッシング膜とストッパー膜との選択比のパターン依存性の少ないポリッシング方法を備えた半導体装置の製造方法及びこの方法に用いるポリッシング装置を備えた半導体製造装置を提供することを目的にしている。

[0011]

【課題を解決するための手段】本発明の半導体装置の製 造方法は、主面にポリッシングを止めるストッパー膜と なる第1の膜及びこの第1の膜の上にポリッシングされ るべき第2の膜が形成されている半導体基板上の前記第 2の膜を、前記第1の膜が露出するまで圧縮率の異なる 複数の研磨布を用いてポリッシングする工程を備えてい ることを第1の特徴とする。また、主面にポリッシング を止める第1の膜及びこの第1の膜の上にポリッシング されるべき第2の膜が形成されている半導体基板の前記 第2の膜を、前記第1の膜が露出するまで回復率の異な る複数の研磨布を用いてポリッシングする工程を備えて いることを第2の特徴とする。また、主面にポリッシン グを止める第1の膜及びこの第1の膜の上にポリッシン グされるべき第2の膜が形成されている半導体基板上の 前記第2の膜を所定の時間、所定の圧縮率の第1の研磨 布を用いて第1のポリッシングを行う工程と、前記第2 の膜の残りを前記第1の膜が露出するまで前記第1の研 磨布より圧縮率の低い研磨布を用いて第2のポリッシン グを行う工程を備えていることを第3の特徴とする。

【0012】主面にポリッシングを止める第1の膜及び この第1の膜の上にポリッシングされるべき第2の膜が 形成されている半導体基板上の前記第2の膜を所定の時 間、所定の圧縮率の第1の研磨布を用いて第1のポリッ シングを行う工程と、前記第2の膜の残りを前記第1の 膜が露出するまで前記第1の研磨布より圧縮率の高い研 磨布を用いて第2のポリッシングを行う工程を備えてい ることを第4の特徴とする。また、主面にポリッシング を止める第1の膜及びこの第1の膜の上にポリッシング されるべき第2の膜が形成されている半導体基板上の前 記第2の膜を所定の時間、所定の回復率の第1の研磨布 を用いて第1のポリッシングを行う工程と、前記第2の 膜の残りを前記第1の膜が露出するまで前記第1の研磨 布より回復率の低い研磨布を用いて第2のポリッシング を行う工程を備えていることを第5の特徴とする。さら に、主面にポリッシングを止める第1の膜及びこの第1 の膜の上にポリッシングされるべき第2の膜が形成され ている半導体基板上の前記第2の膜を所定の時間、所定 の回復率の第1の研磨布を用いて第1のポリッシングを 行う工程と、前記第2の膜の残りを前記第1の膜が露出

20

するまで前記第1の研磨布より回復率の高い研磨布を用いて第2のポリッシングを行う工程を備えていることを第6の特徴とする。

【0013】前記第1の研磨布の圧縮率は、6以上であ り、前記第2の研磨布の圧縮率は、6未満であるように .しても良い。前記第1及び第2の膜は、絶縁膜、金属 膜、半導体膜のいづれかであるようにしても良い。本発 明の半導体製造装置は、第1の研磨布と、前記第1の研 磨布とは異なる圧縮率又は回復率を有する第2の研磨布 と、第1の研磨盤駆動軸により回転され、表面に前記第 1の研磨布を取り付けた第1の研磨盤と、第2の研磨盤 駆動軸により回転され、表面に前記第2の研磨布を取り 付けた第2の研磨盤とを備え、主面にポリッシングを止 める第1の膜及びこの第1の膜の上にポリッシングされ るべき第2の膜が形成されている半導体基板上の前記第 2の膜を所定の時間、前記第1の研磨布を用いて第1の ポリッシングを行い、その後、前記第2の膜の残りを前 記第1の膜が露出するまで前記第2の研磨布を用いて第 2のポリッシングを行うことを特徴とする半導体製造装 置。

[0014]

【作用】ポリッシング装置の研磨布に圧縮率の異なる少なくとも2種類以上のものを用いることにより、高圧縮率の研磨布を用いてポリッシング時間を短縮するとともに低圧縮率の研磨布を用いてパターン依存性を少なくしかつ面内ばらつきを少なくすることによってバランスの良いポリッシングを可能にする。

[0015]

【実施例】以下、図1乃至図6を参照して本発明の実施 例を説明する。まず、図1及び図2を用いてこの実施例 に用いるポリッシング装置について説明する。図2は、 研磨布を備えた研磨盤及びこれを動かす研磨盤駆動装置 の断面図である。この研磨盤及び研磨盤駆動装置の上に 配置されるウェーハを移動させる移動装置は、前述の図 9のポリッシング装置のウェーハ移動装置を用いる。こ の時、ウェーハを研磨盤の間を移動させるには、図1に 示す吸着盤(トップリング) 33に取り付けた駆動シャ フトを操作する。操作する方法としては、この駆動シャ フトにスイングアームを取り付け、この動作によって吸 着盤に取り付けたウェーハを一方の研磨盤から他方の研 磨盤へ移動させる。また、この駆動シャフトに門型のシ ャフトを取り付け、この門型シャフトを研磨盤の両脇に 配置したレール上を移動させることによりウェーハを移 動させる。図1は、研磨盤とこれに付属する部分を表示 した概略斜視図であり、研磨盤駆動装置などは省略し、 移動装置は、吸着盤(トップリング)とシャフトのみを 示す。このポリッシング装置では2つの研磨盤を備えて いることに特徴がある。第1の研磨盤171と第2の研 磨盤172は並列に配置されている。

【0016】研磨盤171、172の表面には、研磨布

191、192が取り付けられている。第1の研磨盤171の上には第1の研磨布191が取り付けられており、第2の研磨布172には第2の研磨布192が取り付けられている。第1の研磨布191には、圧縮率6以上の低い硬度の研磨布を用い、第2の研磨布192には圧縮率6未満の高い硬度の研磨布を用いる。シリコンウェーハなどの半導体ウェーハは、この上で駆動シャフトに取り付けられた吸着盤33により支持されてポリッシングされる。吸着盤33は、ウェーハ(図示せず)を吸着してウェーハのポリッシングを行う。駆動シャフトは、前記のように操作され、この操作によって、駆動シャフト先端に取り付けられた吸着盤33に支持されたウェーハは、第1の研磨布191と第2の研磨布192間を移動される。

【0017】次に、図2を参照して研磨盤と研磨盤駆動 装置を説明する。図1に示すポリッシング装置は、2つ の研磨盤を有するので、第1の研磨盤171を駆動する 第1の駆動装置及び第2の研磨盤172を駆動する第2 駆動装置を備えている。第1の駆動装置には、台111 上にベアリング131を介して研磨盤受け151が配置 されている。この研磨受け151上には研磨盤171が 取り付けられている。この研磨盤171上には、ウェー ハを研磨する研磨布191が張り付けられている。研磨 受け151及び研磨盤171を回転させるためにこれら の中心部分に駆動シャフト211が接続されている。こ の駆動シャフト211は、モータ231により回転ベル ト251を介して回転される。ウェーハは研磨布191 と対向する位置に配置されるように真空または水張りに より、テンプレート及び吸着布が設けられた吸着盤によ り吸着されている。一方、第2の駆動装置には、台11 2上にベアリング132を介して研磨盤受け152が配 置され、その上には研磨布192を有する研磨盤172 が取り付けられている。研磨盤172を回転させるため にその中心部分に駆動シャフト212が接続されてい る。駆動シャフト212は、モータ232により回転べ ルト252を介して回転される。ウェーハは研磨布19 2と対向する位置に配置されるように真空または水張り により、テンプレート及び吸着布が設けられた吸着盤に より吸着されている。

【0018】吸着布を介して吸着盤に支持されたウェーハは、このような構造のポリッシング装置の研磨盤の上を第1の研磨布から次の研磨布へとポリッシングのために移動していく。ポリッシング装置には、ポリッシング段階の数にあわせて研磨盤が配置される。したがって、この実施例のように2段階でポリッシングを行うときには、2つの研磨盤とそれを駆動する駆動装置が必要である。ウェーハは、第1及び第2の研磨布191、192に押しつけられたり研磨布から離れたりする。ウェーハと研磨布191、192の間には目的に応じて研磨剤が

流され、ウェーハのポリッシングが行われる。次に、このポリッシング装置を用いてウェーハをポリッシングする方法を説明する。この方法では複数段階、例えば、2 段階にわけてウェーハ表面の絶縁膜、金属膜、半導体膜などの被ポリッシング膜をポリッシングする。

【0019】この実施例では、第1段階として硬度の低 い研磨布を用い、次に、第2段階として硬度の高い研磨 布を用いてポリッシングの終点まで行う。第1及び第2 の研磨盤の回転数は、20~200rpm、吸着盤(ト ップリング)回転数は、20~200rpmであり、ウ ェーハを研磨布で研磨する加工圧は、50~500g/ cm² である。この様な条件を維持しながらウェーハを 第1の研磨盤から第2の研磨盤へそのまま移動させる。 即ち、第1の研磨布で行う第1の段階のポリッシング条 件を変えないで第2の研磨布で行う第2段階のポリッシ ングを行うのでバランスの良いポリッシングが実行でき る。また、ポリッシングの終点を検出し、その時期を知 る1例には、つぎのような方法がある。第1の方法とし ては、研磨盤駆動用モータのトルク電流の変化を検知す ることによって終点検出を行う。第2の方法としては、 研磨盤の温度変化を検知することによって終点検出を行 う。第3の方法としては、研磨盤の振動による変化を検 知することによって終点検出を行う。

【0020】また、ウェーハの研磨を第1の研磨布から 第2の研磨布へ移行する切り換えタイミングは、ポリッ シング時間によって決める。まず、ポリッシングの第1 段目は、所定の時間を指定してポリッシングを行い、被 ポリッシング膜が無くなる前に止める。その後ポリッシ ングの第2段目を行い、ストッパー膜までポリッシュ し、その時点で終点検出をかけるようにする。次に、図 3を参照して研磨布の硬度を示す圧縮率とポリッシング レート及びウェーハ面内のばらつき(面内ばらつき)と の関係を説明する。図は、ポリッシングレート及び面内 ばらつきの研磨布の圧縮率依存性を示す特性図であり、 縦軸にポリッシングレート(nm/min)及び面内ば らつき(%)を示し、横軸に研磨布の圧縮率を示す。研 磨布は、圧縮率が大きいと硬度は低く、圧縮率が小さい と硬度が高い。ポリッシングレートは、圧縮率が6まで はほぼ圧縮率に比例して増加していくが、圧縮率が6以 上では、8程度までは6未満と同じ様に増加していく が、それ以上は変化が少なくなり微増している。面内ば らつきは、圧縮率が6未満までは微増しているが、6以 上で面内ばらつきの変化が大きくなり、約15%で飽和

【0021】圧縮率が6以上であると、短いポリッシング時間でポリッシングができるが、圧縮率が6未満であると、ポリッシングレートは低下するものの、面内ばらつきを低くすることができる。この他に、研磨布の硬い、柔らかいは、回復率(圧縮弾性率)によっても規定することができる。圧縮率は、(T1-T2)/T1×50

100(%)で表わされ、回復率は、(T1-T3)/ (T1-T2)×100(%)で表わされる。第1荷重 300 g/c m² をかけたときの研磨布の厚みをT1、第2荷重 1800 g/c m² をかけたときの研磨布の厚みをT2、1分間放置後、荷重 300 g/c m² をかけたときの研磨布の厚みをT3として上記圧縮率及び回復率を計算する。次に、図4を参照して研磨布の圧縮率と選択比との関係を説明する。図は、選択比の前記圧縮率依存性を示す特性図であり、縦軸に選択比を示し、横軸に前記圧縮率を示す。選択比は、ポリシリコン膜などの被ポリッシング膜に対するエッチングレートとSi3N4 膜などのストッパー膜に対するエッチングレートとの比を表わしている。特性曲線は、パターン面積が500 μ m、100 μ m、20 μ mの場合についてそれぞれ示している。

【0022】圧縮率が6未満の場合、高い選択比を維持 することができ、しかも選択比はパターン面積によらな い。しかし、圧縮率が6以上の場合、圧縮率が大きくな るにしたがって選択比は大きく低下し、とくにパターン 面積が小さくなるに従って著しく選択比は低下する。つ まり、圧縮率が6未満であると選択比のパターン面積依 存性を低くすることができる。回復率は、圧縮率が6の 場合において70に相当する。前記第1の段階では、速 いポリッシングレートで被ポリッシング膜はポリッシン グされる。被ポリッシング膜のポリッシング前の膜厚を 10とすると、第1の段階で8~9の膜厚をポリッシン グする。ついで、第2の段階では残りの1~2の膜厚の 被ポリッシング膜をポリッシングする。その結果、選択 比のパターン面積依存性が殆ど無く、それと同時に面内 ばらつきも殆ど無く均一にポリッシングされる。すなわ ち、2段階のポリッシングによりポリッシング時間を短 くするとともに同時に選択比のパターン面積依存性を無 くすことができる。

【0023】次に、図5及び図6を参照してポリッシン グ処理後のストッパー膜(Si3 N4 膜)の残膜状態を 説明する。図5は、ウェーハのセンターとエッジとを説 明するウェーハの平面図、図6は、Si3 N4 膜の残膜 のウェーハ無いの位置依存性を示す特性図であり、縦軸 に残膜厚(nm)を示し、横軸にウェーハ内の位置を示 している。従来Si3 N4 膜の残膜は、部分的に片寄り があったが、本発明の方法では、均一に残膜している。 従って、本発明では、ポリッシング後の残膜のばらつき も減少する。前述の実施例では、ポリッシングの第1の 段階で低硬度の柔らかい研磨布を用い、第2の段階で高 硬度の硬い研磨布を用いることにより、図3及び図4に 示すような特性を利用してポリッシング時間を短縮する とともにパターン依存性を少なくしかつ面内ばらつきを 少なくすることが可能になってバランスの良いポリッシ ングが行われる。

【0024】この実施例とは逆に、第1の段階で硬い研

磨布を用い、第2の段階で柔らかい研磨布を用いる工程で本発明のポリッシングを行うことができる。また、3段階以上でそれぞれ異なる硬度の研磨布を用いてポリッシングを行うことも可能である。この場合、第1の段階と最終の段階の間に1回以上の中間の段階を挿入することになるが、第1の段階と最終の段階とに用いる研磨布の硬度が大きくことなる場合には両者の中間の硬度の研磨布を使用することによってポリッシングをバランス良く行うことができる。即ち、研磨布の硬度を段階的に高くするか、段階的に低くすることによってバランスの良いポリッシングを行う。本発明は、とくに、図10乃至図14を参照して説明したウェーハ処理工程を含む半導体装置の製造方法などに適用される。

[0025]

【発明の効果】本発明は、圧縮率もしくは回復率の異なる複数の研磨布でウェーハ表面をポリッシングするので、高圧縮率もしくは高回復率の研磨布を用いてポリッシング時間を短縮するとともに低圧縮率もしくは低回復率の研磨布を用いてパターン依存性を少なくし、かつ面内ばらつきを少なくし、その結果ポリッシング時間を短 20くすると共に高精度でバランスの良いポリッシングを行うことができる。

【図面の簡単な説明】

【図1】本発明の半導体製造装置のポリッシング装置の 部分斜角図

【図2】本発明の半導体製造装置のポリッシング装置の 部分断面図。

【図3】本発明の製造方法を説明するポリッシングレート及び面内ばらつきの圧縮率依存性を示す特性図。

【図4】本発明の製造方法を説明する選択比の圧縮率依存性を示す特性図。

【図5】本発明及び従来のポリッシング装置を用いてポリッシングしたときのストッパー膜(Si3 N₄ 膜)の残膜膜厚のウェーハ面内分布を示すウェーハ平面図。

【図6】本発明及び従来のポリッシング装置を用いてポ

リッシングしたときのストッパー膜(Si3 N4 膜)の 残膜膜厚のウェーハ面内分布を示す特性図。

12

【図7】従来のエッチバックRIE法による積層された 膜の平坦化プロセス断面図。

【図8】従来のエッチバックRIE法による積層された 膜の平坦化プロセス断面図。

【図9】従来のポリッシング装置の断面図。

【図10】本発明及び従来のCMP法によるSiOz膜の平坦化プロセス断面図。

【図11】本発明及び従来のCMP法によるSiOz膜 の平坦化プロセス断面図。

【図12】本発明及び従来のCMP法によるトレンチ素子分離プロセス断面図。


【図13】本発明及び従来のCMP法による金属配線埋込みプロセス断面図。

【図14】本発明及び従来のCMP法による金属配線埋込みプロセス断面図。


【符号の説明】


1・・・半導体基板、 $2, 5, 12, 18 \cdots S$ iO2 膜、3・・・ポリシリコン膜、 4, 8, 9, 6・・・エッチバックレジスト、 14・・・ 溝部、 7・・・Si3 N4 膜、 10・・・チャネルカ ット領域、 11、111、112・・・台、 3、131、132、133、134・・・ベアリン 15、151、152・・・研磨盤受け、16 ・・・C u 膜、 17、171、172・・・研磨 19、191、192・・・研磨布、 盤、 ・・・ウェーハ、 21, 35, 211, 212.. ・駆動シャフト、 23, 37, 231, 232... ・モータ、25、251、252・・・回転ベルト、 29・・・テンプレート、31・・・吸着布、 3・・・吸着盤、 39、41・・・ギア、43・・ ・駆動台、 45・・・シリンダ、 51 こみ、52・・・凸部


[図1]



【図2】







This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| X | BLACK BORDERS |
|---|---|
| X | IMAGE CUT OFF AT TOP, BOTTOM OR SIDES |
| 対 | FADED TEXT OR DRAWING |
| | BLURED OR ILLEGIBLE TEXT OR DRAWING |
| | SKEWED/SLANTED IMAGES |
| × | COLORED OR BLACK AND WHITE PHOTOGRAPHS |
| | GRAY SCALE DOCUMENTS |
| | LINES OR MARKS ON ORIGINAL DOCUMENT |
| | REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY |
| | OTHER: |

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox